Архитектура и язык ассемблера RISC-V

• (Замечания о методике чтения курса и контроля успеваемости)

Курс магистерской программы. Можно ли его сдавать бакалаврам — не знаю.

• Спецкурс кафедры АСВК, вольные слушатели приветствуются

• Лектор: Георгий Курячий

• Время и место проведения: вторник, 16:20, ауд. 612 (стрим и записи на YouTube)

  • Первая лекция 2025-02-18

• TODO Прогресс выполнения домашних заданий

• Группа в Telegram

• TODO Правила оценки по результатам в EJudge

  • Обязательное Д/З — TODO [[/Homework_TextRunner|Бегущий человечек]]

    	ОТЛ/зачёт	ХОР/зачёт	УДОВЛ/незачёт	НЕУД
    	85%	75%	60%	<60%
    4 и 6 курс: 32 задачи	⩾ 2720	⩾ 2400	⩾ 1920	< 1920
    Остальные: 33 задачи	⩾ 2805	⩾ 2475	⩾ 1980	< 1980

Регистрация и домашние задания

Запись на спецкурс — это регистрация в 309-м турнире факультетской системы EJudge

• инструкция по регистрации

• Вход для уже зарегистрированных

• Для участия в экзамене необходимо сделать всё ДЗ

Регистрация закрывается 03.03 2025

Доработанная и исправленная версия эмулятора RARS¹, на котором основан курс.

Описание

Название

Архитектура и язык ассемблера RISC-V

Title

RISC-V systems architecture and assembler

Аннотация

Архитектура процессоров RISC-V — пожалуй, наиболее стройная и понятная из всех актуальных архитектур вычислительных систем. В курсе прослеживается связь между конкретной организацией процессора и общими принципами построения вычислительных систем. Планируется решение задач на языке ассемблера с последующей проверкой в системе EJudge. В учебном процессе используются эмулятор, среда разработки и визуализатор выполнения кода RISC-V.

Annotation

RISC-V is probably the most coherent ISA among the current popular architectures, so we use it to illustrate basic principles of computational systems. Course practice includes assembly language programming with automatic EJudge checking and involves emulators for practical tasks.

Требования к уровню знаний слушателей

Дискретная математика в объёме первого курса бакалавриата ВМК МГУ.

Материалы

Ссылки

• Курс 2024 года

• Курс Андрея Татарникова на ФКН ВШЭ

• Аналогичный курс на базе архитектуры MIPS

• Эмуляторы:

  • Эмулятор RARS, на базе которого построен этот курс

  • Более продвинутый, но пока что недописанный эмулятор QtRvSim, развиваемый Чешским Технологическим Униврситетом

    • Web-версия

    • (…когда-нибудь стоит перейти на этот эмулятор)

  • Ещё один более продвинутый, но пока что недописанный эмулятор Ripes

    • Web-версия

    • (…или на него)
• Книги по архитектуре RISC-V

  • Digital Design and Computer Architecture, RISC-V Edition aka «H&H»

    • Русский перевод: Цифровая схемотехника и архитектура компьютера: RISC-V

  • Computer Organization and Design RISC-V Edition: The Hardware Software Interface aka «Patterson and Hennessy»

    • (Нашёлся сразу PDF)

• Спецификация системы команд RISC-V — в действительности вполне понятный и интересный, хотя и очень плотно написанный документ

  • Исходники на GitHub

  • свежайший релиз

  • (спасено тут: riscv-privileged.html² и riscv-unprivileged.html²)

  • HTML-версия на cайте five-embeddev

  • Упрощённый HTML-вариант² (спасибо, @anotheraeon!)

  • The RISC-V Reader: An Open Architecture Atlas — компиляция из этих спецификаций в виде книги

• Курс RISC-V на примере микроконтроллера GD32VF103 от нашего постоянного участника @COKPOWEHEU

• Спецификация полной RISC-V платформы

• Интересный проект: RISC-V Assembly Programming — учебник и онлайн-эмулятор

CategoryLectures